後摩爾定律時代,台積電立體封裝創造絕對領先優勢(上)

Posted by

去年我們曾在【從 Intel 執行長的一番話,看台積電在半導體的領先地位】一文中,分析 Intel CEO 在說出「放下 CPU 市佔九成的執著,放眼 30% 半導體市場」的背後,除了代表 Intel 本身的先進製程進度卡關之外,更重要的是證實立體異質整合封裝,在高速運算晶片中的重要性

而今年八月的台積電技術論壇,宣布整合旗下 3DIC 技術平台並命名為「TSMC 3DFabric」,包括 SoIC、InFO、CoWoS 等 3DIC 技術。

FinSight 認為,此舉將更有效率實現系統整合的一站式服務,並大幅拉開與競爭對手的技術差距,將成為台積電擴大護城河的重要關鍵。

未來半導體的技術發展,必須跳脫奈米製程節點的陳述

這次我們將用兩篇文章來討論這件事。上篇先從公司說法講到立體封裝的內容,探討半導體供應鏈的垂直整合,將如何推動台積電的關鍵地位。

立體封裝的舞台:同時訴求運算與功耗的高速運算晶片

今年 9/23 台灣半導體展的大師論壇中,台積電董事長劉德音表示:「市場對 AI 與 5G 的運算效能提升追求永不滿足,技術創新將持續推進運算能源效率發展。因此未來每兩年能源效率將持續倍增,且看不到停止跡象。」

疫情加速了科技滲透的速度,很多過去要三四年才能完成的數位轉型,今年卻加速達成。而當世界進入「無所不在運算」的時代,運算效能提升、功耗降低,就是市場對於半導體往前創新的基本要求

而在先前的文章中有講到,晶片要提高效能主要有三個方向:製程微縮、立體封裝、新材料

其中,異質整合立體封裝是將不同性質的晶片,採用系統級的立體封裝技術整合在一起,可以增加效能並減少功耗。並需要製造廠商的強大整合能力。

圖一、提升晶片效能的三個技術方向

若將先進封裝以應用拆分,主要可以分成以下兩項:

  1. 消費型產品:像是台積電的 InFO 封裝於 2017 年開始用於 iPhone 7 的 A10 晶片,並成為擊敗三星取得獨家代工訂單的關鍵。
     
  2. 高速運算產品:國外晶片大廠 AMD、NVIDIA、Xilinx,採用台積電 CoWoS 封裝技術用於資料中心的產品之中,並受惠雲端與 AI 趨勢而創造大量需求。

其中,消費型產品在追求運算效能的同時,也會在乎「輕薄短小、價格合理」,因此目前主要應用於蘋果的主晶片,其他產品的滲透率還不高。

同時,其他封裝廠也積極推出高密度的 FO (Fan-out) 封裝技術,像是推出晶圓級 FOWLP (Fan-out Wafer-Level Package) 技術的有日月光、推出面板級 FOPLP (Fan-out Panel-Level Package) 的有日月光、力成、三星…等,競爭可說是越來越激烈。

相反的,高速運算晶片在乎效能與耗能,反而不在乎體積。設置地點主要在資料中心之中。在對先進製程追逐與晶片體積越做越大,加上 CoWoS 的矽中介層難度非常高,封裝廠想要跨入有非常大的障礙,主要是台積電的強項。

考量到市場與競爭,我們比較看好先進封裝在「高速運算晶片」的應用

台積電於技術論壇推出的先進封裝平台:「3DFabric

今年八月的台積電技術論壇中,發表了先進封裝技術平台「3DFabric」,整合旗下包括 SoIC、InFO 與CoWoS 等 3DIC 技術,透過晶片堆疊的方式,或是整合記憶體的方式,滿足高效能的應用,主要用於 AI 的應用。

我們認為 3DFabric 將大幅創造台積電的領先優勢,主要基於以下兩點:

  1. 前端封裝 + 後端封裝,改變晶片設計規則:當先進製程成本越來越貴,從開發階段就要考量立體堆疊封裝的晶片設計。不管是採用小晶片設計 (Chiplet) 或是前端封裝 (Front-end 3D),都使台積電往協同優化設計的領域努力,將成為從設計到封裝的垂直整合關鍵,並與 IC 設計客戶有更緊密的合作關係。
     
  2. 客製化開放平台,協助推動客戶採用新技術:台積電在擁有這麼多加值技術後,需要有一個專門的平台協助客戶,讓客戶知道新技術可以用於怎樣的設計之中。開放平台將有助於技術落地應用。
圖二、台積電 Front-end 3D 封裝技術 (圖片來源:台積電官網)
圖三、台積電 Back-end 3D 封裝技術 (圖片來源:台積電官網)

而 3DFabric 中,台積電把封裝技術分成「前、後」兩個階段:

  • 前端封裝 (Front-end 3D):SoIC 技術是在晶圓上,將同質或異構小晶片都整合到一個類似 SoC 的晶片中,該晶片有更小的面積和更薄的外形。在外觀上,新晶片就像普通的 SoC 一樣,但嵌入了所需的異質整合功能
     
    這種前端封裝技術,是在設計階段就要考量並協同設計。由於本質就是在做一顆 SoC 晶片,因此只有晶圓廠可以做,且必須搭配後端封測技術不可單獨存在。
     
  • 後端封裝 (Back-end 3D):前端封裝完成的 SoIC 晶片,必須搭配原有的立體封裝技術,像是台積電的 CoWoS 和 InFO。而相關後端封裝技術也是其他封測廠商積極跨入的領域,未必是晶圓廠獨家生意。

用下圖來看,會更清楚 SoIC 所製造的晶片,就是取代了原本 SoC 的位置,而不是先前其他的封裝技術。因此就更需要在開發時,與 IC 設計業者從設計上開始討論。

圖四、台積電的 SoIC、CoWoS、InFO 技術圖示 (圖片來源:台積電官網)

當 SoIC 可商品化並運用到終端裝置中,的確會像台積電董事長劉德音所說:「未來半導體的技術發展,必須跳脫奈米製程節點的陳述。」、「假使你擔心 7nm、5nm、1nm 這些數字的進展,那就錯了。科技會持續前進,我們在前方有很好的發展、也看到巨大的需求。」

目前雖然還沒有 SoIC 的產品,但若相關產品問世,則台積電的領先優勢將大耀進

因此,什麼應用會需要這樣的產品,反而是我們需要關心的。

圖五、台積電先進封裝規劃用於:手機、HPC、車用、IoT (圖片來源:台積電官網)

結論:半導體的技術推進,先進封裝將扮演重要的角色。

在先進封裝扮演產品優化的關鍵角色時,台積電將在垂直供應鏈中,扮演關鍵的整合角色。必須從前端設計到後端封裝,提供給客戶一站式整合服務

台積電近期也積極擴張封裝產能,FinSight 預期未來兩年先進封裝產能開出,搭配 7nm、5nm、3nm …等先進製程,將建造更穩固的技術護城河。

下一篇,我們將討論先進封裝的客戶需求,與我們對台積電整體的投資看法。

免責聲明:本文章內容僅供投資人參考,無任何推薦與買賣邀約之情事,投資人應獨立審慎判斷,自負買賣風險謹慎投資,本網站不負任何法律責任。

喜歡我們的文章嗎?歡迎追蹤我們的臉書粉絲團,我們會持續提供更多產業趨勢的分析唷。

3 comments

發表迴響

Please log in using one of these methods to post your comment:

WordPress.com 標誌

您的留言將使用 WordPress.com 帳號。 登出 /  變更 )

Google photo

您的留言將使用 Google 帳號。 登出 /  變更 )

Twitter picture

您的留言將使用 Twitter 帳號。 登出 /  變更 )

Facebook照片

您的留言將使用 Facebook 帳號。 登出 /  變更 )

連結到 %s